5 月 14 日消息，SK 海力士在 2024 年度 IEEE IMW 国际存储研讨会上不仅分享了 HBM4E 内存开发周期将缩短到一年的预期，也介绍了该内存的更多细节。

SK 海力士技术人员 Kim Kwi Wook 表示，这家企业计划使用 1c nm 制程的 32Gb DRAM 裸片构建 HBM4E 内存。

▲ SK 海力士 HBM3E 内存背面图

事实上，三大内存厂商目前均尚未量产 1c nm（第六代 10+nm 级）制程的 DRAM 内存颗粒。

此前曾报道，三星电子、SK 海力士的首批 1c nm DRAM 预计将于今年实现量产，美光方面稍晚，要等到明年。新一代颗粒有望带来密度和能效方面的改进。

目前 SK 海力士在 HBM3E 内存上使用 1b nm 制程的 DRAM 颗粒，尚未确认 HBM4 是否将更新 DRAM 裸片制程。

韩媒 The Elec 在近日的报道中认为，SK 海力士已将 HBM4 量产时间提前到 2025 下半年，因此沿用 1b nm 颗粒更符合研发节奏。

目前的主流 HBM3E 产品均采用 24Gb DRAM 颗粒，这使得 HBM3E 内存可在 8 层堆叠下达到 24GB 单堆栈容量，如果采用 12 层堆叠，那 HBM3E 堆栈就可达到 36GB。

未来的 HBM4E 内存更新到 32Gb DRAM 裸片后，12 层堆叠版本就能实现 48GB 单颗容量，16 层版本更是可达到 64GB 的超大规模，为 AI 用例创造更多可能。

Kim Kwi Wook 预计，HBM4E 内存可较 HBM4 在带宽上提升 40%、密度提升 30%，同时能效也提高 30%。

在谈到对键合技术路线的看法时，这位研究人员称混合键合仍面临良率不佳的问题，SK 海力士在下代 HBM4 产品中采用混合键合的可能性不大。